, ***** , * . *

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

64-084668

(43) Date of publication of application: 29.03.1989

(51)Int.CI.

H01L 29/78 G02F 1/133 H01L 27/12

(21)Application number: 62-241160

(71)Applicant: CASIO COMPUT CO LTD

(22)Date of filing:

26.09.1987

(72)Inventor: KANBARA MINORU


SHIMOMAKI SHINICHI

(54) THIN FILM TRANSISTOR

(57)Abstract:

PURPOSE: To reduce a gate electrode in an electric resistivity without reducing it in a dielectric breakdown strength by a method wherein a gate electrode is made to be constituted in a two-layered structure composed of Al low in resistivity and a high melting metal which is smaller than Al in thickness and deposited on Al.

CONSTITUTION: A first metal layer of Al 2, which is about 500Å in thickness and formed through a sputtering or a evaporation method, is provided onto a nearly central part of an insulating substrate 1, and a second metal layer formed of a high melting metal Cr 3, which is about 500Å thick and formed through the same method as the first metal layer, is deposited thereon. These Al 2 and Cr 3 compose a gate electrode 4, and an insulating film 5 of a gate insulating film, which is formed of silicon nitride(SiN) and about 3000Å in thickness, is formed on the insulating substrate 1 covering the electrode 4.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

19日本国特許庁(JP)

⑩特許出願公開

⑩公開特許公報(A)

昭64-84668

@Int_CI_4

ر بي ا

識別記号

厅内整理番号

❷公開 昭和64年(1989)3月29日

H 01 L 29/78 G 02 F 1/133 H 01 L 27/12 3 1 1 3 2 7 G-7925-5F 7370-2H

7514-5F 審査請求 未請求 発明の数 1 (全5頁)

の発明の名称

薄膜トランジスタ

到特 顧 昭62-241160

②出 願 昭62(1987)9月26日

@発 明 者 神 原

実 東京都八王子

東京都八王子市石川町2951番地の5 カシオ計算機株式会

社八王子研究所内

の発明者 下牧

伸 一 東京都八王子市石川町2951番地の5

カシオ計算機株式会

社八王子研究所内

①出 顋 人 カシオ計算機株式会社

東京都新宿区西新宿2丁目6番1号

明 相 書

1. 発明の名称

薄膜トランジスタ

- 2. 特許請求の範囲
- 1) 絶縁性基板上に、ゲート電極と半導体膜が絶縁膜を介して対向する位置に配設された薄膜トランジスタにおいて、前記ゲート電極はアルミニウムからなる第1の金属層と、前記第1の金属層より薄く、アルミニウムより融点の高い金属からなる第2の金属層を有することを特徴とする薄膜トランジスタ。
- 2) 前記第2の金属層は前記絶縁膜と接している ことを特徴とする特許請求の範囲第1項記載の薄 膜トランジスタ。
- 3) 前記第2の金属層はクロムであることを特徴 とする特許請求の範囲第1項または第2項記載の 譲贈トランジスタ。
- 3. 発明の詳細な説明

(発明の技術分野)

本発明は薄膜トランジスタに係り、特に動作速

度の改良に関するものである。

(従来技術及びその問題点)

薄膜トラングをおしている。 を登している。とは、 を受けると、 をできますが、 をできまなが、 をできなが、 をできながが、 をできながが、 をできながが、 をできながが、 をできながが、 をできながが、 をできながが、 をできながが、 をできながが、 をできなががが、

従って、スイッチング速度を高速にするためには、ゲート電極に固有電気抵抗の低いアルミニウム (A &) 等を用いればよいが、ゲート電極にア

(2)

- 3 -

チング可能な薄膜トランジスタを提供することを 目的とする。

(発明の要点)

, * · · ·

本発明は上記目的を達成するために、ゲート電 概を固有電気抵抗の低いアルミニウムからなる第 1の金属層と、アルミニウムよりも高融点の前記 第1の金属層よりも薄い第2の金属層からなる2 層構造としたことを特徴とする。

(実施例)

以下図面を参照しながら本発明の実施例について説明する。

第1図は、本発明の一実施例である逆スタガー 形の薄膜トランジスタの略断面図である。

同図において、ガラス、石英またはサファイア等の絶縁性基板1の略中央部にはスパッタ法または蒸着法により形成された約1500人の厚さのアルミニウム(A &)から成る第1の金属層と、その第1の金属層の上に同じくスパッタ法または蒸着法等により形成された約500人の厚さのクロム(C r)から成る第2の金属層が形成されている。

は、一般にゲートラインと呼ばれ、信号電極はド レインラインと呼ばれている。前配ゲートライン には、スイッチ素子のゲート電極が接続されてお り、1本のゲートラインに接続されるゲート電極 の数は水平走査線方向の西紫の数に等しい。ゲー トライン及びゲート電極には同一の金属が用いら れるため、ゲートラインの抵抗はゲート電極に用 いる金属のシート抵抗により大きく変化する。こ のため、ゲート信号の伝播遅延時間を短くするた めにはゲート電極にシート抵抗の少ない金属を用 いる必要がある。またゲート電極及びゲートライ ンを微細化することにより関口率を上げ画面のコ ントラストを向上させることができるが、欲知化 に伴い配線抵抗が増大するため従来のようにゲー ト電極にクロムやタンタルのようなシート抵抗の 大きな金属を用いている場合、微細化も制限され ていた。

(発明の目的)

本発明は上記従来の問題点に鑑みなされたものでゲート電極の固有電気抵抗が小さい高速スイッ

- 4 --

このアルミニウム 2 とこのアルミニウム 2 の上に 積層されたクロム 3 は、ゲート電極 4 を形成ココン (SiN)からなるゲート 絶縁膜して 室化シリカ からなる が約3000 人の厚さに 絶縁性 基板 1 上に 形成されて VD たなり形成する。 この絶縁 度 5 の上に 形成する。 さらに 、 地縁 陳 5 の上に 形成する。 さらに なる 半導体 薄膜 6 が 所成されて おり、 そして その 半導体 薄膜 6 の上のチャネル形成 領域 7 を除く の上に アルミニウム (A 2) モルブテン (M o)等からなるソース 電極 7 及びドレイン 電極 8 が形成されている。

上記のように、厚さ1500人のアルミニウム2の上に厚さ500人のクロム3を積層させてゲート電極4を形成した結果、ゲート電極4のシート抵抗は約0.3 Q/口となった。従来用いられていた厚さ2000人のクロム単体のゲート電極のシート抵抗の値は1桁も向上した。このようにゲート電極の大部分を固

Carl Street

(3)

有電気抵抗の小さいアルミニウムにより形成した ため、ゲート電極のシート抵抗を署しく低下させ ることが可能となり、スイッチング速度が著しく 向上した(約1桁)。また、アルミニウムは比較 的低融点の金属であり、自己拡散係数が高いこと から、熱処理を行うとヒロックなどの変形を生じ やすく、ゲート電極としてアルミニウム単体を用 いた場合ゲート絶縁耐圧が低下してしまう問題が あったが、アルミニウム2のの上に高融点金属で あるクロム3を積層したため、後の製造工程で熱 処理を行っても開性の高いクロム3にアルミニウ ム2が被覆されているためアルミニウム2にヒロ ックなどの変形がほとんど生じなくなった。また、 クロム 3 は高融点金属であり、再結晶温度が高く、 自己拡散の活性化エネルギーも大きいため熱処理 によりヒロックなどの変形はほとんど生じない。 このため、十分に実用的なゲート絶縁耐圧を得る ことができた。

第2図(a). (b). (c)は、それぞれゲート電極がアルミニウムとクロムの2層 (本実施例) クロム単

同図(a)~(c)において、核軸はゲート 地縁耐圧 (単位は V)、縦軸は、それぞれの絶縁耐圧の出 現頻度(単位は N)である。

層、アルミニウム単層から成る逆スタガー形薄膜

トランジスタを実際に製造し、その製造した逆ス

タガー形薄膜トランジスタのゲート絶縁耐圧の出

現積度を調査した結果を示す関である。

ゲート電極にアルミニウム単層を用いた場合には、第2図にに示すように、ゲート機縁耐圧はほぼ20 V しか得られない。次にゲート電極にクロム単層を用いた場合には第2図的に示すようにだいたい200 V ~ 220 V と高いゲート機縁耐圧が得られる。次に、本実施例であるアルミニウムとクロムの2層から成るゲート電極を用いた場合には第2図向に示すようにゲート機縁耐圧は180 ~ 200 V と、クロム単層を用いた場合とほぼ同様の絶縁耐圧が得られる。

また、アルミニウムはレジストとの選択比が高 く、リアクティブイオンエッチング(RIE)法 などにより発育加工が可能であるためゲート電極

-7-

- 8 -

の欲細化の上でも有利である。

このように、薄膜トランジスタのゲート電極のシート抵抗を小さくすることかにできたので、アクティブマトリクスパネルのスイッチ素子に本発明の薄膜トランジスタを用いれば、ゲートラインの配線抵抗を大幅に小さくすることができ、ゲート信号(走査信号) 遅延時間を大幅に短縮することが可能となる。

また、ゲートラインのシート抵抗を小さくできるので、ゲートラインの敬梱化が可能となり閉口 率を更に大きくすることができるので、西面のコントラストが著しく向上する。

なお、第2の金属層に用いる高融点金属は固有電気抵抗の比較的小さな金属がシート抵抗を小さくする上で望ましいが、本実施例のクロムに限定されることなく例えばモリブデン(M。)等を用いてもよい。さらに薄膜トランジスタの構造も本実施例の逆スタガー形に限定されることなく例えば逆コブラナ形であっても良い。

又、半導体薄膜も本実施例のアモルファスシリ

コン(a - Si)に限定されることなくポリシリコン(P - Si)テルル(Te)、CdS, CdS。等を用いてもよい。

(発明の効果)

以上詳細に説明したように本発明によれば、ゲ ート電極を固有微気抵抗の低いアルミニウムとそ のアルミニウムの上に積層されたアルミニウムよ りも薄い高融点金属から成る2層構造としたため、 ゲート絶縁耐圧を低下させることなくゲート電極 の固有電気抵抗を大幅に小さくすることができた。 このため、高速のスイッチング動作が可能になる。 また、本発明を例えは液晶ディスプレイ等のアク ティブマトリクスパネルのスイッチ素子に用いた 場合には、ゲート電極及びゲートラインの配線抵 抗が従来よりも大幅に小さくなるのでゲート信号 の伝搬遅延時間が著しく短縮される。また、ゲー トラインの配線抵抗を従来よりも増加することな くゲート電極及びゲートラインの微細化が可能と なり、その結果閉口率を大きくできるので、画面 のコントラストが向上する。さらに1ゲートライ

- 9 -

(4)

ンに接続するスイッチ素子の数を増加して画素数 を増加することも可能となり、解像度を向上させ ることができる。

4. 図面の簡単な説明

第1図は本発明の一実施例の断面図、


第2図()~()は、それぞれゲート電極がアルミニウムとクロムの2層、クロムの単層、アルミニウムの単層である薄膜トランジスタのゲート絶疑耐圧を示す図である。

2・・・第1の金属層、


3・・・第2の金属層、


特許出願人 カシオ計算機株式会社


-11-



第1図







第 2 🗵